OpenAI와 Synopsys, EDA 툴을 직접 조작하는 GPT-Synopsys 발표

번들 컴퓨트, 모델, 라이선스 제공에 고객 설계 데이터는 보호된다고 하는데, Nvidia가 자기 칩 설계를 OpenAI에 보낼까? 솔직히 의심스러움

오픈소스 EDA 툴을 더 달라고. 하이프만 잔뜩 오른 EDA 벤더는 이제 지겹다

그 반대가 목표임. 툴 호출은 결국 저쪽으로 넘어가고, 결과물은 돈 주고 받거나 제조만 붙이는 식이 됨. 검은 상자 안에 뭐가 들었는지는 모르게 되고

거의 다 끝난 ASIC 설계를 묻었음. 마스크 교체가 필요한 변경이었는데 AI 칩 수요 때문에 제조사가 부른 금액이 너무 커서 포기했음. AI 설계 툴은 설계를 싸게 만드는데 AI 때문에 제조가 비싸져서 칩을 못 만드는 상황

AI가 제조를 비싸게 만든 게 아님. 수요를 따라가지 못한 제조사 쪽 문제고, 십년 안에 풀릴 거라고 봄

로컬 제조가 다음 과제임. 피자는 동네에서 굽는데 칩은 왜 못 굽나

에이전트가 엔지니어링을 다 하고 엔지니어는 위임과 리뷰만 한다는데, 실제로 벌어질 일은 엔지니어 해고임

칩 설계가 비싼 건 엔지니어링 비용도 있지만 제조 비용도 큼. LLM으로 비용이 충분히 내려가면 더 많은 칩을 설계하게 되니 해고를 일부 상쇄할 수도 있음

결국 2년이냐 10년이냐가 중요한데, 소프트웨어 엔지니어는 5년 안에 끝날 거라 보고 그동안은 AI가 찾은 버그 고치느라 바쁠 듯

하드웨어에 프롬프트 인젝션이라니. 뭐가 잘못될지 뻔함

Cadence IP 쓰면 약관 위반이라고 신고한다는 식이 되겠지. EDA를 잠그면 학습 데이터가 없어서 모델이 못하고, 그럼 AI 랩에 RL을 맡기고, 사용자는 EDA와 모델 값 다 내라는 구조

칩 버전 JLCPCB 같은 게 나오면 진짜 혁신일 텐데 바이브 코딩 SoC 기대함. 다만 마스크 초기 비용 때문에 웨이퍼 셔틀은 여전히 비싸고, 직접 레이저나 전자빔 노광은 양산으로 확장이 안 됨. tiny tapeout으로 작은 칩은 만들 수 있지만 PCB 시제품만큼 싸지 않고 대기 시간도 김

PrimeTime이나 ICC용 Tcl 글루를 많이 짜봤는데, 어려운 건 제약 조건 작성이 아니라 어떤 타이밍 위반을 믿을지 판단하는 일이었음

칩 설계 쪽 사람들한테 묻고 싶은데, 소프트웨어 개발보다 형식 검증이 훨씬 흔한가? Arm 마이크로컨트롤러도 모든 컴포넌트를 형식 증명하나? 그러면 실리콘 에라타는 왜 나오나

설계 검증이라고 부르고, 형식 증명은 대부분 EDA 툴 레벨에서 이미 자동화돼 있음. 검증은 의도한 용도에 대한 기능적 정확성에 집중함

에라타가 남는 이유는 세 가지임. 의도한 동작을 형식 명세로 쓰는 게 어려워서, 형식 검증이 지수 복잡도라서, 그리고 논리 등가성 검사처럼 다른 레벨의 형식 검증도 있어서. 합성 넷리스트와 RTL 등가성은 옵티마이저가 맞았는지 볼 뿐 내 RTL이 맞는지는 안 봄

형식 기법 도입은 소프트웨어보다 많은 편이고 논리 등가성 검사가 제일 흔함. SystemVerilog 어서션으로 프로퍼티를 쓰는데, 통과하는 어서션을 쓰고도 내가 의도한 걸 증명 못 하는 경우가 많음

SNPS 주가가 이 발표로 조금 올랐지만 몇 년간 손실을 만회할 정도는 아님. EDA 회사가 AI 랩이나 칩 설계 회사만큼 하이프를 못 받는 이유가 궁금함

Kimi K3가 스스로 돌아가는 칩을 오픈 모델로 설계했다는 얘기로 주가가 맞았던 기억이 남. Synopsys가 이런 걸 내는 건 시간문제였고, 사내에서 만들 수 있는 것보다 외부 파트너를 쓰라는 경영진 회의가 눈에 보임